|
|<
<< Page précédente
1
Page suivante >>
>|
|
documents par page
|
Tri :
Date
Titre
Auteur
|
|
Informatique
/ 02-12-2022
Nguyen Huu Van Long
Voir le résumé
Voir le résumé
Avec l’émergence de nouveaux systèmes de gestion de données pour le big data et le cloud computing, la mise en cache des données est devenue importante car elle permet de réduire l’exécution de requêtes inutiles. Dans ce contexte, le cache sémantique (SC) est une technique qui permet d’exploiter les ressources de la mémoire cache et les connaissances contenues dans les requêtes. Néanmoins, la réécriture de la requête avec un cache sémantique peut parfois induire un surcoût important en raison des calculs nécessaires. Dans cette thèse, nous cherchons à combiner l’infrastructure du cache, le cache sémantique et l’accélération de bases de données sur FPGA pour accélérer le traitement des requêtes d’intervalles dans le domaine des masses de données. Les contributions de cette thèse sont : 1) Nous présentons un système de gestion du cache dans la couche intermédiaire du système de gestion de données (MASCARA). 2) Nous proposons une heuristique de regroupement avec une nouvelle fonction de valeur de remplacement pour la gestion du cache dans MASCARA. 3) Nous mettons en œuvre un mécanisme, appelé traitement multi-vues, pour gérer la requête dites de jointure en cache sémantique. 4) Enfin, nous présentons un modèle coopératif, appelé MASCARA-FPGA, où le traitement des requêtes, en ce qui concerne la réécriture des requêtes et une partie de l’exécution des requêtes, est accéléré sur FPGA.
|
|
|<
<< Page précédente
1
Page suivante >>
>|
|
documents par page
|