Le traitement des données des charges utiles spatiales a été jusqu'à présent effectué au sol en raison des performances limitées des plates-formes de traitement embarquées. Cependant, grâce aux récents systèmes sur puce hétérogènes qualifiés pour l'espace, il est possible d'envisager une migration partielle des pipelines de traitement de données au sol vers la plateforme d'exécution embarquée des satellites. Cependant, en raison des caractéristiques très différentes des processeurs CPU et des FPGA (circuit reconfigurable), il est difficile d'effectuer efficacement la co-conception matérielle/logicielle. En particulier, en raison des propriétés de reconfigurabilité des FPGA, nous avons besoin d'une exploration de l'espace de conception (DSE) spécifique au matériel (HW) et à l'application, basée sur plusieurs fonctions objectifs. Dans cette thèse de doctorat, nous proposons des méthodologies efficaces d'exploration de l'espace de conception dédiées à la co-conception matérielle/logicielle. Nous proposons un modèle de performance permettant de comparer différentes implémentations matérielles/logicielles et de les positionner par rapport aux performances maximales théoriques de la plateforme d’exécution. Ainsi, les équipes chargées de la charge utile peuvent choisir une implémentation appropriée lorsqu'elles disposent de plusieurs bibliothèques matérielles/logicielles. Deuxièmement, nous proposons un outil d'aide à la conception matériel/logiciel qui permet à l'utilisateur de décider rapidement d'une cible d'exécution appropriée (CPU / FPGA) sans passer par un processus de conception laborieux. L'outil utilise la représentation intermédiaire LLVM et les passes d'analyse et de transformation de LLVM. Il prend en entrée un algorithme décrit à un haut niveau d’abstraction et fournit en sortie une description matérielle destinée à un outil de synthèse de haut niveau et accompagnée des optimisations à mettre en œuvre pour une cible FPGA. Ce type d’outil s’adresse en particulier aux utilisateurs qui souhaitent mettre en œuvre à partir de zéro un algorithme de traitement des données à embarquer dans un satellite et qui doivent très rapidement décider entre une cible d’exécution CPU ou FPGA.