La synthèse de haut-niveau (HLS) est une méthode pour produire une description de matériel à partir d'une spécification haut-niveau, en général écrite en C. Elle fait ainsi intervenir deux modèles d'exécution différents : en entrée, des programmes séquentiels dirigés par leur flot de contrôle, et en sortie, des circuits parallèles dirigés par leurs flots de données. Des techniques d'ordonnancement dynamique permettent d'exploiter le parallélisme du matériel lors de la transition entre ces deux modèles. Cette thèse est un premier pas dans la conception d'un compilateur HLS à ordonnancement dynamique, formellement vérifié dans l'assistant de preuve Rocq. Notre travail se concentre sur une représentation de circuits permettant ce dynamisme, les circuits flot de données, que nous formalisons à deux niveaux : leur spécification au niveau flots de données, et leur implémentation au niveau matériel. Nous étudions deux vues équivalentes de ces circuits : une représentation graphique naturellement adaptée pour les compilateurs, et un langage inductif facilitant les raisonnements et nous permettant ainsi de prouver des méta-propriétés sémantiques, notamment la préservation sémantique. Nous testons la validité de notre travail par rapport à Dynamatic, un outil HLS à ordonnancement dynamique utilisant ces mêmes circuits.