Contrôleurs reconfigurables ultra-faible consommation pour les réseaux de capteurs sans fil (Ultra-low power reconfigurable architectures for controllers in wireless sensor network nodes) Tovinakere Dwarakanath, Vivek - (2013-02-12) / Université de Rennes 1, Université européenne de Bretagne - Contrôleurs reconfigurables ultra-faible consommation pour les réseaux de capteurs sans fil Accéder au document :  http://ecm.univ-rennes1.fr/nuxeo/site/esupversions...

Langue : Anglais Directeur(s) de thèse:  Sentieys, Olivier; Derrien, Steven Discipline : Traitement du signal et télécommunications Laboratoire :  IRISA Ecole Doctorale : Mathématiques, informatique, signal, électronique et télécommunications Classification : Sciences de l'ingénieur Mots-clés : Circuits intégrés à faible consommation, Commande numérique, Microcontrôleurs, Réseaux de capteurs, Réseaux sans fil Microcontrôleurs  - Thèses et écrits académiques Réseaux de capteurs (technologie)  - Thèses et écrits académiques Systèmes de communication sans fil  - Thèses et écrits académiques Commande numérique  - Thèses et écrits académiques

Résumé : Un nœud d'un réseau de capteurs sans fil traite dans ses unités de calcul les signaux issus de plusieurs types de capteurs et effectue différentes tâches liées aux protocoles de communication. Devant exécuter plusieurs types de contrôle, sa flexibilité est un paramètre très important. Les solutions à base de microcontrôleurs ou de FPGA ont été proposées pour aborder le besoin de flexibilité, mais au prix d'une efficacité énergétique réduite. Dans cette thèse, des contrôleurs flexibles à ultra-faible énergie basés sur un contexte de micro-tâches reconfigurables sont explorés comme alternative. Des architectures modulaires pour des machines d'états finis (FSM) et des chemins de données (DP) reconfigurables sont proposées. Les techniques de coupure de l'alimentation (PG pour power gating) sont utilisées pour adapter la consommation aux besoins et réduire la puissance statique. Dans un premier temps, des modèles pour l'estimation des paramètres clés d'un circuit avec PG sont proposés au niveau porte. Ensuite, les opportunités des techniques PG sont déterminées sur les FSM et DP reconfigurables pour en réduire l'énergie. Dans les chemins de données, la reconfiguration fait varier la précision des opérateurs et le PG permet d'éteindre les blocs logiques inutilisés. Une gestion de l'alimentation au niveau lookup table (LUT) est proposée pour réduire les courants de fuite en mode actif et en veille dans les FSM reconfigurables. Des résultats montrent les très bonnes performances des architectures proposées par rapport aux processeurs et FPGA. Abstract : A wireless sensor network (WSN) node may need to process signals from various sensors and perform different transceiver tasks apart from being able to change its functions dynamically. A controller in the node is therefore required to execute different control tasks to manage its resources implying that flexibility is a key concern. Microcontrollers and FPGAs have been proposed to address the need for flexibility at the cost of reduced energy efficiency. In this thesis, ultra-low power flexible controllers for WSN nodes based on reconfigurable microtasks are explored. A reconfigurable microtask is a digital control unit with a reconfigurable finite state machine (FSM) and datapath. Scalable architectures for reconfigurable FSMs along with variable precision adders in datapath are proposed for flexible controllers in this work. Power gating is considered for FSMs and adders for low power operation. First, the design issues in power gating are studied extensively. Models for estimation of key design parameters of power-gated circuits are derived at gate level. Next, power gating opportunities are determined in reconfigurable adders and FSMs proposed for microtasks. In adders, reconfigurability is used for varying the precision of operation and saving energy by power-gating unused logic. Power gating at the level of lookup table logic is proposed to achieve active leakage power reduction in reconfigurable FSMs. The proposed models are then applied to analyze energy savings in logic clusters due to power gating. Power estimation results show good performance of proposed architectures with respect to different metrics relative to others in the design space of controllers.