Université de Rennes Optimisation énergétique du calcul proche mémoire par génération locale d'instructions Energy optimization in near-memory computing through local instruction generation calcul proche mémoireséquenceur d'instructionssystèmes embarquésénergie near-memory computinginstruction sequencerembedded systemsenergy Systèmes embarqués (informatique) Consommation d'énergie Le calcul proche mémoire constitue une approche prometteuse pour atteindre un objectif de faible consommation énergétique dans les systèmes embarqués. Ce paradigme limite l’énergie dépensée lors des transferts de données entre le processeur et la mémoire. Toutefois, la gestion des instructions de calcul induit une part de consommation supplémentaire. Cette thèse propose une approche visant à réduire la consommation énergétique à l’aide d’un séquenceur capable de générer les instructions de calcul en mémoire. L’intégration de ce séquenceur dans l’unité de contrôle d’une architecture de calcul proche mémoire existante adaptée aux systèmes embarqués permet d’optimiser l’exécution des opérations tout en limitant les transferts de données, entraînant ainsi une réduction significative de la consommation énergétique. Un circuit, modélisé et simulé après synthèse, placement et routage, permet d’obtenir des estimations réalistes de la consommation. Ce circuit intègre un séquenceur dédié à la multiplication matricielle, réduisant le coût d’exécution de cette opération dans un contexte de calcul proche mémoire. De plus, des estimations ont été réalisées pour évaluer l’impact de cette approche sur d’autres opérations telles que la transformée de Fourier rapide (TFR) et la transformée en cosinus discrète (TCD). Near-memory computing is a promising paradigm for reducing energy consumption in embedded systems by minimizing data transfers between the processor and memory. However, managing computation instructions introduces additional energy overhead. This thesis proposes a method to further reduce energy consumption by introducing a sequencer capable of generating computation instructions directly within memory. By embedding this sequencer into the control unit of an existing near-memory computing architecture designed for embedded systems, the execution of operations is optimized and data transfers are minimized, resulting in a substantial reduction in energy consumption. A circuit, modeled and simulated post-synthesis, placement, and routing, provides realistic estimates of energy usage. This circuit incorporates a sequencer dedicated to matrix multiplication, effectively lowering the execution cost of this operation in a near-memory context. Furthermore, estimates were conducted to evaluate the impact of this approach on other operations such as the Fast Fourier Transform (FFT) and the Discrete Cosine Transform (DCT). Electronic Thesis or DissertationText fr application/pdf1 : 9129 Kohttps://ged.univ-rennes1.fr/nuxeo/site/esupversions/bdf42021-1e64-49f1-9953-ea877a382536 La Fuente Léo de 1998-05-15 FR 289624517 delafuente.leo04@gmail.com 2025URENS016 http://www.theses.fr/2025URENS016 2025-05-27 Informatique Université de Rennesthesis.degree.grantor_1 26693823X Doctorat non ouiSentieysOlivierintervenant_1061585920PortalJean-Michelintervenant_2102048045SentieysOlivierintervenant_1061585920BenoitPascalintervenant_3069480915PezzinManuelintervenant_4157327264ChristmannJean-Frédéricintervenant_5175774684BosioAlbertointervenant_6174383592VatajeluElena Ioanaintervenant_7 MATISSEecoleDoctorale_1 267602553 IRISA partenaireRecherche_1 026386909 ddc:004 SentieysOlivierPortalJean-MichelBenoitPascalPezzinManuelChristmannJean-FrédéricBosioAlbertoVatajeluElena IoanaUniversité de RennesMATISSE IRISA ASCII PDF 9348057