Université de Rennes 1 Hardware accelerated simulation and automatic design of heterogeneous architecture Simulation accélérée par matériel et conception automatique d’architectures hétérogènes Conception d'architecture hétérogèneSimulationFPGARISC-VSystème sur puceOptimisation d'hyperparamètres Heterogeneous Architecture DesignSimulationFPGARISC-VSystem-on-ChipHyperparmeter Optimization Réseaux logiques programmables par l'utilisateur Systèmes sur puce La conception de plates-formes de système sur puce hétérogènes est complexe avec de nombreuses combinaisons possibles. La simulation détaillée de différentes solutions est nécessaire pour déterminer le meilleur design. Les environnements de simulation existants (tels que gem5) sont limités car purement logiciels et ne prennent pas en compte les architectures hétérogènes. Pour pallier ces limitations, l'utilisation de composants reprogrammables FPGA pour accélérer la simulation est motivée. Notre travail est divisé en deux parties. La première partie est d'ordre expérimental et a étudié une approche de conception d'architectures hétérogènes en se concentrant sur la simulation de modèles de performance de composants de l'architecture (accélérateurs matériels et cœurs de processeurs) sur FPGA. La seconde partie est méthodologique et concerne un flot pour déterminer la meilleure microarchitecture en termes de rapport performance/consommation d'énergie. Ce flot combine un simulateur logiciel d'architecture et une méthode d'optimisation d'hyperparamètres pour trouver la meilleure combinaison de parallélisme, stratégies de déroulage de boucles et interfaces de mémoire. Les expérimentations ont été menées sur différents problèmes pour déterminer les solutions les plus optimales en termes d'efficacité énergétique. The design of heterogeneous system-on-chip platforms is complex with many possible combinations. Detailed simulation of different solutions is necessary to determine the best design. Existing simulation environments (such as gem5) are limited as they are purely software based and do not take into account heterogeneous architectures. To address these limitations, the use of reprogrammable FPGA components to accelerate simulation is motivated. Our work is divided into two parts. The first part is experimental and studied an approach to design heterogeneous architectures focusing on simulating performance models of architecture components (hardware accelerators and processor cores) on FPGA. The second part is methodological and concerns a flow to determine the best microarchitecture in terms of performance to energy consumption ratio. This flow combines a software architecture simulator and a hyperparameter optimization method to find the best combination of parallelism, loop unrolling strategies, and memory interfaces. Experiments were conducted on different problems to determine the most optimal solutions in terms of energy efficiency. Electronic Thesis or DissertationText en application/pdf1 : 5873 Kohttps://ged.univ-rennes1.fr/nuxeo/site/esupversions/1ae038b9-380e-4e42-bcd4-fa3a28cb34b0 Cong Minh Thanh 1989-06-15 VN 269864598 thanhcm1506@gmail.com 2023URENS002 http://www.theses.fr/2023URENS002 2023-03-15 Informatique Université de Rennesthesis.degree.grantor_1 26693823X Doctorat non ouiDerrienStevenintervenant_1069997519CharotFrançoisintervenant_2147604176ChilletDanielintervenant_3109182197MartinKévinintervenant_6147602300Gamatié‎Abdoulayeintervenant_4081102828ChotinRoselyneintervenant_5078439841 MATISSEecoleDoctorale_1 267602553 IRISA partenaireRecherche_1 026386909 ddc:004 DerrienStevenCharotFrançoisChilletDanielGamatié‎AbdoulayeChotinRoselyneMartinKévinUniversité de RennesMATISSE IRISA ASCII PDF 6014400